北京华大九天科技股份有限公司
- 企业全称: 北京华大九天科技股份有限公司
- 企业简称: 华大九天
- 企业英文名: Empyrean Technology Co., Ltd.
- 实际控制人: 中国电子信息产业集团有限公司
- 上市代码: 301269.SZ
- 注册资本: 54294.1768 万元
- 上市日期: 2022-07-29
- 大股东: 中国电子有限公司
- 持股比例: 21.22%
- 董秘: 宋矗林
- 董秘电话: 010-84776988
- 所属行业: 软件和信息技术服务业
- 会计师事务所: 大信会计师事务所(特殊普通合伙)
- 注册会计师: 周刚、周志明
- 律师事务所: 北京市金杜律师事务所
- 注册地址: 北京市朝阳区利泽中二路2号A座二层
- 概念板块: 软件开发 北京板块 百元股 专精特新 深证100R 创业板综 MSCI中国 深股通 创业成份 融资融券 深成500 机构重仓 HS300_ 基金重仓 信创 EDA概念 国产芯片 人工智能
企业介绍
- 注册地: 北京
- 成立日期: 2009-05-26
- 组织形式: 央企子公司
- 统一社会信用代码: 91110105690013756F
- 法定代表人: 刘伟平
- 董事长: 刘伟平
- 电话: 010-84776888,010-84776988
- 传真: 010-84776889
- 企业官网: www.empyrean.com.cn
- 企业邮箱: ir@empyrean.com.cn
- 办公地址: 北京市朝阳区利泽中二路2号望京科技园A座二层
- 邮编: 100102
- 主营业务: 从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务
- 经营范围: 技术推广服务;软件设计;产品设计;计算机系统服务;货物进出口、代理进出口、技术进出口;集成电路设计;出租办公用房;软件开发;销售电子产品。(市场主体依法自主选择经营项目,开展经营活动;依法须经批准的项目,经相关部门批准后依批准的内容开展经营活动;不得从事国家和本市产业政策禁止和限制类项目的经营活动。)
- 企业简介: 北京华大九天科技股份有限公司(简称“华大九天”)成立于2009年,一直聚焦于EDA工具的开发、销售及相关服务业务,致力于成为全流程、全领域、全球领先的EDA提供商。华大九天主要产品包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具和先进封装设计EDA工具等软件,并围绕相关领域提供技术开发服务。产品和服务主要应用于集成电路设计、制造及封装领域。华大九天总部位于北京,在南京、成都、深圳、上海、香港、广州、北京亦庄和西安等地设有全资子公司,在武汉、厦门等地设有分支机构。
- 商业规划: （一）公司主要业务公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。EDA是ElectronicDesignAutomation的简称,即电子设计自动化。运用EDA技术形成的工具称为EDA工具。打开芯片的封装外壳,在高倍显微镜下对其表面进行观察,将会看到无数规则摆放的器件和连线,这就是芯片的版图。设计和制造这个版图的各个环节都需要用到相应的EDA工具。EDA工具是集成电路设计、制造、封装、测试等工作的必备工具,是贯穿整个集成电路产业链的战略基础支柱之一。随着集成电路产业的快速发展,设计规模、复杂度、工艺先进性等不断提升,EDA工具的作用更加突出,已成为提高设计效率、加速产业技术进步与革新的关键因素。经过多年的持续研发和技术积累,截至2024年12月31日,公司已获得授权专利342项和已登记软件著作权171项。报告期内,公司EDA领域研发投入金额为86,812.07万元,主要用于集成电路设计及制造领域的EDA工具研发。截至本报告期末,公司拥有员工1,202人,其中研发技术人员914人,占公司员工总数的76%。研发团队以研究生及以上学历为主,其中硕士研究生及以上学历652人,占研发人员总数的71%。截至本报告期末,公司核心技术人员未有离职情况。（二）主要产品及服务公司产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等软件及相关技术服务。其中,全定制设计平台EDA工具系统包括模拟电路设计流程EDA工具系统、存储电路设计流程EDA工具系统、射频电路设计流程EDA工具系统和平板显示电路设计流程EDA工具系统；技术服务主要包括基础IP、晶圆制造工程服务及其他相关服务。公司产品和服务主要应用于集成电路设计、制造及封装领域。1、公司EDA工具软件产品情况1.1全定制设计平台EDA工具系统全定制设计是一种所有器件和互连版图都以人工设计为主的设计方法,模拟电路设计、存储电路设计、射频电路设计和平板显示电路设计等均采用此设计方法。所以,公司当前的全定制设计平台EDA工具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、平板显示电路设计全流程EDA工具系统。另外,随着集成电路规模的逐渐扩大,全定制设计的自动化、智能化和集成化需求日益迫切。报告期内,公司在现有全定制设计平台的基础上,基于统一数据库开发了全定制设计平台生态系统PyAether。PyAether运用人工智能（AI）、数据挖掘、数据分析等技术,提供了1.2万个接口函数,使用户可轻松实现自动化设计、自定义功能开发、工作流程优化、与第三方工具集成等,大幅提升了设计效率。1.1.1模拟电路设计全流程EDA工具系统模拟集成电路设计是指对模拟电路进行结构设计、版图设计、功能和物理验证的全过程。这一过程包括原理图编辑、电路仿真、版图编辑、物理验证、寄生参数提取、可靠性分析等环节。模拟电路的设计从原理图设计开始。原理图包含抽象化的器件符号及连线,这些符号表示晶体管、电阻、电容等。为了确保电路工作正确,设计师需要用到电路仿真工具以模拟电路的功能、性能等,设计师根据仿真的结果不断优化电路设计。仿真环节使设计师不用将电路真正制造出来去检查电路是否正确,节省了大量的时间和成本。此后,芯片设计进入版图设计环节。版图设计主要包括版图的布局和布线,通过版图设计工具将每个器件放置到合适位置,并用图形将各个器件进行正确的连接。版图设计完成后,需进行物理验证,以确保版图与原理图一致并且符合晶圆制造的要求。由于器件、金属线等都存在寄生电阻和电容,这些电阻电容会对电路的实际工作产生影响。因此完成物理验证后,还需对版图进行寄生参数提取,产生包含寄生参数的后仿真电路网表,并通过后仿真来验证电路实际工作的各项功能和性能。此外,由于压降的存在会直接影响器件的工作性能,而电流密度局部过大会导致金属连线和器件工作失效。因此除了以上的各项验证环节外,压降和电流密度等可靠性分析也是模拟电路设计必不可少的验证环节。公司是我国唯一能够提供模拟电路设计全流程EDA工具系统的本土EDA企业。该EDA工具系统包括原理图编辑工具、版图编辑工具、设计自动化工具、电路仿真工具、物理验证工具、寄生参数提取工具和可靠性分析工具等,为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。公司模拟电路设计全流程EDA工具系统主要客户群体为集成电路设计企业,包括从事模拟芯片设计和大规模系统级芯片设计的企业,主要用于模拟芯片和系统级芯片中模拟电路模块的设计和验证。模拟芯片主要包括电源管理类芯片和信号链芯片等。电源管理芯片是在电子设备系统中担负起对电能的变换、分配、检测及其他电能管理职责的芯片,在不同产品应用中发挥不同的电压、电流管理功能,需要针对不同的应用采用不同的电路设计。信号链芯片是系统中信号从输入到输出路径中使用的芯片,包括信号的采集、放大、传输、处理等功能。系统级芯片包括网络芯片、智能手机处理器芯片等,这些芯片中也包含电源控制、数模转换等模拟设计模块。模拟芯片和系统级芯片被广泛应用于计算机、网络通讯、数据中心、照明、家用电器、智能家居、消费类电子等领域。公司晶体管级电源完整性分析工具Patron获得晶圆制造商SamsungFoundry的14nm认证；物理验证工具ArgusDRC/LVS获得28nm认证；电路仿真工具ALPS继获得8nm及5nm认证后,报告期内又获得4nm认证。公司原理图/版图编辑工具Aether、电路仿真工具ALPS、物理验证工具ArgusDRC/LVS、功率器件可靠性分析工具Polas和晶体管级电源完整性分析工具Patron均获得ISO26262TCL3和IEC61508T2国际标准认证证书,能够支持汽车安全完整性标准最高ASILD级别的芯片设计。报告期内,公司新推出了版图寄生参数分析工具ADA（AnalogDebugandAnalysis）,颠覆了传统的设计调试流程,以最快的速度实现设计收敛。按照传统的设计流程,验证设计的正确性是一项艰巨复杂的工作。例如,评估寄生效应对设计的影响时,一般是通过后仿真实现的。若影响严重,需人工检查并修改版图,然后再进行寄生参数提取和后仿真。反复循环此操作,直至寄生效应符合设计要求为止。这种调试验证流程,不但要求设计者有丰富的工作经验,而且后仿真过程耗时长,导致整体调试效率极低。公司开发的版图寄生参数分析工具ADA,彻底改变了调试流程,不但指导设计师快速定位问题,而且节省了大量后仿真时间,在保证正确性的前提下实现设计快速收敛。报告期内,公司新推出了设计自动化平台Andes,该平台目前包括模拟设计自动化工具AndesAnalog和功率管设计自动化工具AndesPower。AndesAnalog面向模拟和硅基射频电路设计,通过对电路设计流程的深度优化,提供了从电路到版图的全流程自动化解决方案。针对模拟和硅基射频设计流程特点,该工具推出自动布局规划、模块识别、自动布线等功能,可实现从天到分钟的效率提升。AndesAnalog是业界唯一将布局规划与设计电路紧密结合的工具,实现了所见即所得的高效设计。AndesPower是一款面向电源芯片设计的高效自动化工具,可实现功率管版图的快速生成与优化。该工具通过设计参数化,将功率管版图的复杂绘制过程简化为一键自动生成,将原2-3天的手工绘制时间大幅缩短至1小时以内。同时,该工具基于客户输入的每层金属峰值电压、违例面积、导通阻抗等关键参数,采用先进的多目标优化算法,实现了版图的自动优化,将传统手工迭代优化所需的一周压缩至1天内完成。此外,AndesPower在优化流程中深度融入了AI技术,进一步将优化时间缩短至1小时,显著提升了电源芯片设计的效率和质量。为满足不同设计需要,公司在版图编辑工具AetherLE的基础上新开发了多种设计功能。例如,针对多重曝光技术要求,该工具对相同金属的不同掩膜层采用不同颜色显示,用户可通过“着色功能”对掩膜层进行着色操作；在有些设计中,晶圆制造厂对GuardRing（保护环）的结构有更复杂的要求。对此该工具提供了GuardRing可变参数配置功能,用户通过修改各类参数,可自动生成不同形状和大小的GuardRing。报告期内,公司晶体管级电源完整性分析工具Patron,凭借仿真-计算同步的技术创新,突破了传统EM/IR分析中仿真与计算分离的瓶颈,工具性能提高了3倍。同时,该工具进行了磁盘优化,实现数据高效共享,存储空间节省50%。此外,寄生参数提取工具RCExplorer进行了性能与易用性升级,全流程端到端效率及易用性大幅提升。1.1.2存储电路设计全流程EDA工具系统存储芯片作为电子系统的粮仓、数据的载体,是集成电路中不可或缺的组成部分,在消费电子、智能终端等领域有着广泛的应用。近年来随着汽车电子、5G通讯、物联网、可穿戴等热门新兴领域的崛起,以及中国在电子制造领域水平的不断进步,国内存储芯片产品的需求量逐年攀升。存储电路设计流程与模拟电路类似,但因存储设计包含大量存储阵列单元,设计规模大、工艺制程特殊、设计可靠性要求高等特点,对存储电路设计工具提出了更高的要求,需要更大容量、适配存储设计特点的电路图版图设计平台、大容量快速仿真器以及适用于存储阵列特点的物理验证和高可靠性分析等工具。存储电路设计的核心是全定制电路设计,公司针对存储电路设计特点提供了存储电路全定制设计全流程EDA工具系统。该系统包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具、存储电路快速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具等,为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。存储电路全定制设计全流程EDA工具系统具体如下图所示：公司存储电路全定制设计全流程EDA工具系统,主要服务于集成电路领域的存储器设计及制造企业,以及系统级芯片设计企业中的存储模块设计团队。针对存储电路设计,该系统支持包括但不限于静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)以及闪速存储器(Flash)、磁随机存取存储器(MRAM)等多种类型的存储芯片设计。在设计存储电路时,需综合考虑数据的读写速度、功耗、可靠性及集成度等多方面因素,公司提供的存储电路全定制设计全流程EDA工具系统,提供从电路设计、仿真验证到版图生成的一站式服务,助力设计工程师优化存储电路性能、缩短设计周期、提升良率,从而提升产品的市场竞争力。该系统设计的存储芯片产品,广泛应用于数据中心、移动设备、消费电子、汽车电子以及工业控制等多个领域,为各类高速、高可靠性的存储解决方案提供坚实的产品和技术支撑。报告期内,存储电路快速仿真工具ALPSFS在性能优化和精度可靠性方面进步显著。性能方面,该工具通过优化算法使得整体仿真时间缩短40%。精度方面,该工具改进了模型降阶算法、精度控制算法和功耗建模技术,提高了功耗仿真的精度,能够精确预测电路在不同工作条件下的功耗表现,助力优化电源管理设计。此外,该工具优化了同态技术,支持十亿数量级的超大存储电路的层次化反标,解决了超大存储电路芯片后仿的瓶颈问题。1.1.3射频电路设计全流程EDA工具系统射频电路是指能通过天线向外界发射或接收高频电磁波的电路,主要用于无线传输,在通信系统、航空航天、汽车雷达以及自动识别系统中具有广泛的应用。随着无线通信技术的不断发展和智能设备的普及,射频芯片的需求持续增加,同时,5G毫米波通信和汽车电子等应用的快速增长也为射频集成电路行业迅速发展带来了更多机遇。射频电路按照制造工艺的不同,分为硅基射频电路和化合物射频电路两大类。其中,以CMOS工艺为主的硅基射频电路,成本较低且易与其他电路集成,广泛应用于无线通信系统；以砷化镓、磷化铟和氮化镓等工艺为主的化合物射频电路,频率高、噪声低、输出功率大,主要用于微波、毫米波频段的单片集成电路设计。射频电路设计流程与模拟电路具有一定的相似性,是指通过对射频电路进行电路设计、版图设计、功能仿真和物理验证以实现射频设计的全过程。这一过程通常包括射频器件模型提取、电路原理图编辑、电路仿真、版图编辑、电磁场仿真、电路电磁场联合仿真、物理验证等多个环节。射频电路分为硅基工艺及化合物工艺,其中,硅基工艺射频电路全流程设计可以通过公司模拟电路设计全流程EDA工具系统实现；此外,根据化合物工艺射频电路设计的特殊性,公司研发了化合物射频电路设计全流程EDA工具系统,形成了完整的射频电路设计全流程EDA工具系统。该系统是国内唯一的射频电路设计全流程EDA工具系统,具体包括射频模型提取工具、射频电路原理图编辑工具、射频电路版图编辑工具、射频电路仿真工具、射频电路物理验证工具等；同时,通过开放标准接口集成了合作伙伴的电磁场仿真工具,实现了射频电路设计全流程的贯通,为用户提供了从电路到版图、从设计到仿真验证的完整解决方案。公司射频电路设计全流程EDA工具系统主要客户群体为射频集成电路设计企业,包括从事射频芯片和模组设计的企业,主要用于射频芯片与模组的设计和验证。射频集成电路主要用于无线信号的发射与接收,包括功率放大器、低噪声放大器、滤波器、开关、混频器、振荡器、衰减器等不同种类的芯片及多个芯片构成的模组,可广泛应用于智能手机、智能驾驶、5G通信等领域。报告期内,射频电路仿真工具ALPSRF支持了GPU架构,凭借GPU强算力,仿真速度取得了显著提升。优化了计算流程,将耗时大的计算任务迁移到GPU平台,结合自主研发的高性能矩阵求解算法,提速可达10倍以上。射频芯片后仿真耗时长,一般需要1-2周,ALPSRF在GPU算力加持下,后仿真时长可缩短至8小时之内,极大地提升了设计效率。1.1.4平板显示电路设计全流程EDA工具系统平板显示电路设计与模拟电路的设计理念、设计过程和设计原则有一定的相似性。公司在已有模拟电路设计工具的基础上,结合平板显示电路设计的特点,开发了全球领先的平板显示电路设计全流程EDA工具系统。该EDA工具系统包含平板显示电路设计器件模型提取工具、平板显示电路设计原理图编辑工具、平板显示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平板显示电路设计物理验证工具、平板显示电路设计寄生参数提取工具和平板显示电路设计可靠性分析工具等。以上工具被集成在统一的设计平台中,为设计师提供了一套从原理图到版图,从设计到验证的一站式解决方案,为提高平板显示电路设计效率,保证设计质量提供了有力的工具支撑。公司平板显示电路设计全流程EDA工具系统具体如下图所示：公司平板显示电路设计全流程EDA工具系统主要客户群体为平板设计企业和终端企业,主要用于平板显示电路的设计、验证和可靠性分析。平板显示电路设计包括LCD/OLED矩形和异形设计、触摸屏设计等,广泛应用于家用电器、智能家居、消费类电子等领域。小尺寸图形在接近光刻机曝光极限的时候,由于光学临近效应的影响,图形失真较大。通过收集曝光数据,建立专业的光学临近效应校正（OPC）模型,对曝光图形进行补偿,可使曝光后图形更加接近原始图形,以提升产品良率。报告期内,公司新推出了光学临近效应优化工具Optimus。该工具面向平板显示电路设计提供了OPC解决方案。该工具通过优化图形形状降低了光学临近效应的影响,提升了光刻质量和产品良率,促进了平板电路设计向更小尺寸迭代。报告期内,为进一步扩大平板显示EDA市场影响力并提供更加统一的服务体验,公司将AetherFPD与AuroraFPD进行了技术整合,打造了一个以AetherFPD为核心的更加强大、高效的平板显示设计解决方案。1.2数字电路设计EDA工具数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。这一过程通常分为数字前端和数字后端两部分,主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、时序分析与优化、物理验证和版图集成与分析等环节。数字前端设计流程从设计架构开始,用硬件语言对芯片功能进行描述编码；通过仿真工具进行逻辑仿真,检验设计代码的正确性；然后通过逻辑综合将设计代码映射到电路结构,输出描述数字电路结构的电路网表文件。数字后端设计流程负责将前端设计生成的电路网表实现为可生产的物理版图。通过布局布线工具将电路网表中使用到的各种单元和IP在版图上进行合理摆放、连接,形成布局布线后的电路网表和版图；对布局布线后的版图进行寄生参数提取,再进行时序分析和优化、物理验证等工作,确认设计不存在功能和物理规则上的问题；最后进行版图集成,形成最终交付晶圆代工厂生产的版图。公司的数字电路设计EDA工具为数字电路设计的部分环节提供了关键解决方案,具体包括单元库特征化提取工具、存储器电路特征化提取工具、混合信号电路模块特征化提取工具、单元库/IP质量验证工具、逻辑综合工具、时序功耗优化工具、高精度时序仿真分析工具、时钟质量检视与分析工具、版图集成与分析工具、大规模数字物理验证和大规模数字寄生参数提取工具等。公司单元库/IP质量验证工具Qualib获得ISO26262TCL3和IEC61508T2国际标准认证证书,能够支持汽车安全完整性标准最高ASILD级别的芯片设计。报告期内,公司新推出了基于GPU平台的单元库特征化提取工具Liberal-GT。针对单元库特征化提取仿真过程中的海量计算特点,该工具对模拟电路仿真器的底层数据结构、分析任务管理、器件模型计算、方程组求解、仿真结果测量等进行了优化,利用GPU加速技术实现海量任务并行处理,提取速度提升十余倍,不仅缩短了特征化提取时间,还大大节省了所需要的海量计算资源。报告期内,单元库特征化提取工具Liberal优化了LVF算法,解决了低压LVF模型精度难题,可支持客户在先进工艺下的低压设计；同时,该工具开发了用户可灵活配置和使用的自动向量生成流程,可支持功能复杂的标准单元尤其是定制化单元的时序提取需求,大大提升了工具易用性。1.3晶圆制造EDA工具公司根据晶圆制造厂的工艺开发和IP设计需求,提供了相关的晶圆制造EDA工具,在已有工具基础上,针对晶圆制造EDA的多个细分领域形成了多个解决方案,包括PDK套件开发方案、标准单元库和SRAM等基础IP的完整工具链支撑方案、光刻掩膜版数据准备和分析验证方案、物理规则验证和可制造性检查方案等,为晶圆制造厂提供了重要的工具和技术支撑。公司在晶圆制造EDA各细分领域的解决方案具体如下图所示：报告期内,公司在物理验证工具Argus的基础上,新开发了多重掩膜版拆分功能LayoutDecomposer,为掩膜版图形的拆分提供了高性能的EDA解决方案。该功能基于设计规则将版图图形拆分到多张掩膜版上,利用多重曝光技术可以支持更高图形密度的工艺设计,以满足先进工艺下晶圆制造要求。报告期内,公司新推出了基于图形的（Geometry-Centric）工艺诊断分析平台Vision。该工具以Geometry-Centric为核心,通过分析图形在半导体制造各个工艺过程中的变化,结合各种量检测数据以及图像,帮助确定版图设计上存在缺陷的图形,改善实际制造过程中造成的良率降低现象,为用户对工艺诊断分析提供全面支持。报告期内,IBIS模型建模工具Demeter优化了批处理、集群支持和提取流程,用户可批量设置模型提取参数,缩短了模型提取时间。1.4先进封装设计EDA工具封装是把晶圆厂生产出来的集成电路裸片（Die）放到一块起承载作用的基板上,用引线将Die上的集成电路与管脚互连,再把管脚引出来,然后固定包装成为一个整体。它可以起到保护芯片的作用,相当于是芯片的外壳,不仅能固定、密封芯片,完成信号分配,还能增强其电热性能。封装对集成电路而言非常重要。传统封装通常是指将晶圆切割成单个芯片再进行封装的工艺形式。随着电子产品不断追求高速化、小型化、系统化和低成本化,传统封装的局限性越来越突出,先进封装应运而生。先进封装主要包括倒装芯片（FlipChip）封装、晶圆级封装（WaferLevelPackage）、2.5D封装和3D封装等。先进封装采用先进的设计思路和集成工艺,对芯片进行封装级重构,有效满足了芯片小尺寸、高性能、高可靠性和低成本的要求,已被广泛应用于计算机、通信、消费类电子、医疗、航空航天等领域,极大推动了封装技术以及整个电子行业向前发展。先进封装设计是指将多个小芯粒以2.5D中介板或3D堆叠的方式整合在一个封装体内,流程主要包括基板和中介转接板结构设计、版图设计、功能和物理验证等。在先进封装的版图设计环节中,需要处理大量高密度I/O（输入/输出）管脚,这使得传统的手动布线耗时巨大,严重影响设计效率。公司先进封装自动布线工具Storm支持业界主流的先进封装硅基工艺和有机RDL（ReDistributionLayer重布线层）工艺,实现了多芯片间的大规模互联布线、高密度逃逸式布线以及大面积电源地平面布线等功能。用户可自主选择适配硅基工艺的曼哈顿图形布线或者有机RDL工艺的135度图形布线,大幅提升了先进封装版图设计效率,解决了先进封装设计流程中大规模版图布线效率低下的痛点问题,实现了先进封装布线自动化。Storm支持了铜皮排气孔处理、手动跨层布线等功能,采用轨道布线和迷宫布线算法,支持主流的芯粒间跨金属层布线、全局硅通孔布线以及全局电源地平面布线,覆盖了主流先进封装的布线应用场景,实现了面向芯粒的转接板一体化版图设计。在版图设计规则检查（DRC）方面,该工具实时DRC检查支持有机RDL工艺各类毛刺图形和异形版图的容差处理；在版图与原理图一致性检查（LVS）方面,该工具针对大规模多点连接短路定位困难的问题,开发的排查引擎可快速定位短路路径,解决了大规模多点连接短路排查效率低的问题；除了传统的开路、短路检查外,该工具还支持对微凸点的相关检查,形成了“版图设计及检查的一体化”设计流程,提高了用户设计效率。报告期内,该工具支持金属密度平衡填充（DummyFill）功能,实现了上百万量级IO（接口）的自动化布线。随着先进封装向小型化及高集成方向发展,大规模异形版图验证以及热效应导致的版图变形检查等成为亟待解决的问题,先进封装物理验证面临巨大挑战。先进封装物理验证工具Argus-PKG针对先进封装版图设计中不规则图形导致的大量验证伪错问题以及版图变形等难题,采用了异形版图处理、容差处理、异构多芯片整合以及系统连接关系检查等关键核心技术,突破了先进封装转接板中电源地信号开路真假难辨的问题,并和先进封装自动布线工具深度耦合,让使用者在版图设计期间,就能快速根据局部区域和检查项目筛选进行快速设计规则检查,实现了验证前移,整体校错精度和效率都得到了大幅提升。1.53DIC设计EDA工具在人工智能、无人驾驶、高性能计算等产业迅猛发展的浪潮下,高性能芯片已跃升为构筑产业竞争力的关键核心要素之一。3DIC（三维集成电路）作为前沿半导体技术,采用垂直堆叠多层芯片的方式实现高密度集成。这种创新技术大幅提升了集成密度,有效缩小芯片面积,缩短互连长度,显著降低信号延迟,全方位优化了芯片整体性能。与传统平面集成电路截然不同,3DIC巧妙利用垂直方向的空间,将多个芯片层有序堆叠,并借助硅通孔（ThroughSiliconVia,TSV）等先进3D堆叠技术实现层间互连。在3DIC设计中,不同工艺节点、不同类型的芯片能够集成于同一封装内,这一过程需综合考量低能耗、低延迟、高带宽、电磁兼容、散热优化以及复杂连线关系等多方面因素,追求整体性能的最优解。这种复杂性为EDA工具在跨工艺节点的电路设计、版图实现、联合仿真及物理验证等环节带来了诸多全新挑战。在3DIC设计EDA工具领域,公司新推出了原理图和版图编辑工具Aether3DIC和3D堆叠界面版图物理验证工具Argus3DStack。此外,针对3DIC设计,电路仿真工具ALPS支持了跨工艺节点（Multi-Technology）联合仿真。Aether3DIC面向多工艺设计,在传统2D设计基础上,创新性开发了多工艺融合、动态显示精度及跨芯片线网追踪等前沿技术,大幅提升了设计效率。其特有的根据区域自动调整精度的显示机制极大优化了多芯片设计的显示效率,速度提升15倍。Aether3DIC充分考虑用户习惯,延用传统的2D操作方式即可轻松体验强大的3D线网追踪功能。此外,该工具支持多芯片（Die）版图同步操作,包括绝对坐标同步、X轴与Y轴镜像同步。借助镜像同步技术,能灵活适配各类应用场景。3D堆叠的芯片需要通过高密度的互连结构（如硅通孔、微凸点等）来实现通信和数据传输,这些互连结构的尺寸越来越小,密度越来越高,给物理验证带来了巨大挑战。Argus3DStack针对多种复杂3DIC芯片堆叠场景,实现了近亿个触点互联结构的物理验证,可快速定位界面连接与系统级网表不一致的线网,同时可高效检查芯片界面层之间的物理关系,确保了3DIC版图的界面层连接关系及逻辑功能的正确性和可靠性。电路仿真工具ALPS针对3DIC开发了跨工艺节点（Multi-Technology）联合仿真,实现了在同一个电路网表内灵活设置不同的器件模型库、电路环境温度和工艺参数选项,为3DIC跨工艺电路联合仿真提供了创新解决方案。随着3DIC技术的发展,多种不同工艺节点被高度集成,元器件数量呈指数级增长,由此带来了规模庞大、结构复杂的设计挑战,对电路仿真的精度、效率与处理容量提出了更高要求。ALPS以其卓越的大容量数据处理能力和高速运算性能,使得电路设计师能够在短时间内完成多次3DIC产品仿真迭代,显著加速了产品研发进程。2、公司技术服务情况公司基于在集成电路领域多年的技术积累,建立了完善的自动化设计服务流程,为集成电路设计和制造客户提供技术服务。主要包括基础IP、晶圆制造工程服务及其他相关服务,例如标准单元库、IO库、存储器编译器、测试芯片设计、半导体器件测试分析、器件模型提取及工艺设计套件开发服务等。IP是芯片设计行业上游供应链中技术含量最高的关键环节,由于其性能高、设计复杂、技术密集度高、知识产权集中、商业价值昂贵等因素,已经逐渐成为集成电路行业的关键要素和核心竞争力。报告期内,公司大力投入基础IP开发,可提供标准单元库、输入输出接口库(IO)、编译器存储器等基础IP设计服务。针对不同客户的需求,可以设计性能优越、架构优化的基础IP,并提供全面的验证方案,确保IP的正确性和可靠性。目前已经完成数十套基础IP的设计及验证,成功支持了客户的产品设计。技术服务与公司的相关EDA软件产品相互配合,形成更加丰富、高效的用户解决方案,不仅能有效解决用户流片过程中的痛点问题,还能给客户提供技术输出,帮助客户团队建设,为客户提供超出预期的附加服务与价值。公司通过提供完善、卓越的产品与服务,增强了客户粘性,提高了品牌忠诚度,形成了产业链优势。（三）公司主要经营模式1、盈利模式公司主要从事EDA工具软件的开发、销售及相关服务,主要盈利模式如下：（1）公司EDA工具软件主要通过授权模式向客户销售,收取授权费。公司对具体EDA工具软件产品的授权一般以合同约定的时间周期为限；（2）公司的技术服务业务主要按具体项目向客户收取服务费用,一般按照项目工作量和技术难度等因素综合定价。随着行业技术不断革新,工艺要求不断提升,客户不断提出新的产品和服务需求,从而使得公司能够持续盈利。2、采购模式公司作为提供工具软件及服务的企业而非生产型企业,业务流程不涉及生产环节,主要采购需求包括委托开发、房租物业、软硬件设备、外购产品、测试服务、技术服务等。公司的采购模式分为单一来源采购、询价采购和招标三种。针对某些领域仅有唯一企业能够提供相关服务的,公司选择单一来源采购；对于存在多家企业能够提供相关服务的,公司选择询价或招标两种采购模式。对于软硬件、委托开发、测试服务和技术服务等采购需求,主要由需求部门提出采购申请,经相关各级领导审批后,由具体负责采购的部门进行采购。3、研发模式公司的研发按照项目立项、项目开发与测试和项目发布等顺序进行：公司研发工作流程机制4、销售模式公司目前通过直销的方式进行销售。公司设立营销中心,负责市场推广及营销工作。公司各类EDA软件产品和相关技术服务主要应用于集成电路设计、制造和封装领域。公司一方面通过产品质量和服务质量等方面的优势吸引客户,另一方面通过行业会议、网络、展览等渠道对产品进行市场推广。（四）市场地位1、公司在EDA工具软件领域市场份额稳居本土EDA企业首位公司通过十余年发展再创新,凭借模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具和先进封装设计EDA工具等领域的优势,不断获得市场突破,截至2024年12月31日,公司拥有近700家国内外客户。2024年,公司实现营业收入122,235.44万元,同比增长20.98%,市场份额稳居本土EDA企业首位。2、公司产品实力受到业界的广泛认可公司是国内最早从事EDA研发的企业之一,多年来始终专注于EDA工具软件的开发、销售及相关服务,已经成为国内规模最大、产品线最完整、综合技术实力最强的EDA企业,是“EDA国家工程研究中心”的依托单位。公司产品实力受到业界的广泛认可,曾荣获“中国电子学会科学技术奖‘技术发明一等奖’”、“中国新型显示产业链贡献奖-创新突破奖”、“第二届集成电路产业技术创新奖（成果产业化奖）”、“中国半导体创新产品和技术奖”、“第八届中国电子信息博览会创新奖”、“中国IC设计成就奖之年度产业杰出贡献EDA公司”、“第十九届“‘中国芯’首届EDA专项优秀创新技术奖”、“中国芯优秀支撑服务企业奖”等多项荣誉。凭借优质的产品与服务,公司与国内外芯片设计主要企业、晶圆制造代工主要企业、平板显示电路设计主要企业均建立了良好的业务合作关系,并通过持续的技术优化和产品迭代稳定与深化客户合作。3、依托领先的科研实力承担多项国家重大项目EDA行业作为典型的技术驱动型行业,突出的研发实力是奠定市场地位的基础。近年来,公司研发并掌握了多项核心EDA技术,具备行业领先的技术优势。公司凭借核心技术实力以及在行业的领先地位,先后承担了诸多国家级重大科研项目,其中包括国家“核心电子器件、高端通用芯片及基础软件产品”重大科技专项中的“先进EDA工具平台开发”与“EDA工具系统开发及应用”课题项目以及科技部重点专项“超低电压高精度时序分析技术”和“EDA创新技术研究”课题项目等。（五）主要的业绩驱动因素报告期内,公司紧紧围绕2024年度经营目标,积极开展各项工作,截至2024年12月31日,营业收入122,235.44万元,同比增长20.98%。主要因素如下：1、持续开展技术产品创新,巩固市场地位公司作为技术驱动型企业,技术产品创新是公司高质量发展的源动力。公司广纳各类人才,不断加强对人才的培养,加快产品的布局和技术的研究改进,在推动既有产品迭代升级的同时,积极开展短板技术的攻关工作,扩充产品版图,提升产品质量；在巩固已有优势市场的前提下,积极探索新的业务增长点。同时,进一步加大对创新技术的专利布局和申请,截至2024年12月31日,公司共拥有已授权专利342项,已获软件著作权171项。2、不断提升产品发布质量标准,产品质量得到客户认可公司始终致力于质量管理体系的持续改进和研发流程的不断优化,以确保产品质量达到更高标准。公司不断提升产品发布质量标准,同时加大监管力度,这不仅显著提升了产品质量,还赢得了客户的广泛认可和高度信任。3、不断加强区域战略协同,积极拓展新客户公司总部设立在北京,同时在美国、韩国、香港以及国内的上海、南京、成都、深圳、西安、广州等地设立了子公司,各地子公司团队规模不断增长,在补充研发力量的同时,强化了与当地客户的互动,提升了服务的及时性和客户满意度。同时,通过与客户合作的深度和广度不断加深,能够更迅速准确的了解了客户需求,为设计出更具有竞争力、满足客户实际需求的EDA产品提供了有力的保障,也为进一步扩展各地的客户群体提供了强有力的支撑。4、不断加强员工团队建设,保障公司稳定发展EDA属于多学科交叉领域,是算法密集型的大型工业软件系统,其开发过程需要计算机、数学、物理、电子电路、工艺等多种学科和专业的高端人才,对人才的综合技能要求很高。培养一名EDA研发人才,从高校课题研究到从业实践的全过程往往需要10年左右的时间。为了满足公司业务发展需要的EDA人才的质量和数量要求,公司一方面加强各类专业技术培训,做好员工的用、育、留工作；另一方面加强与高校的合作,注重校企联合培养,加大EDA人才的培养的广度及力度。通过加强员工团队建设,保障了公司的长期、持续、健康发展和业绩提升。1、概述报告期内,公司实现营业收入12.22亿元,较去年增长20.98%,营业收入创历史新高；实现净利润1.09亿元,较去年下降45.46%。
财务指标
| 财务指标/时间 |
| 总资产（亿元） |
| 净资产（亿元） |
| 少数股东权益（万元） |
| 营业收入（亿元） |
| 净利润（万元） |
| 资本公积（万元） |
| 未分配利润（亿元） |
| 每股净资产（元） |
| 基本每股收益（元） |
| 稀释每股收益（元） |
| 每股经营现金流（元） |
| 加权净资产收益率（%） |
企业发展进程